PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-100186

(43) Date of publication of application: 07.04.2000

G11C 16/06 (51)Int.CI.

(71)Applicant: NEC CORP (21)Application number: 10-267905


(72)Inventor: KAMIKUBO MASAKI (22) Date of filing: 22.09.1998

(54) SEMICONDUCTOR STORAGE DE VICE

(57)Abstract:

PROBLEM TO BE SOLVED: To speed up a read of data by making different the feedback signals at precharging time and sensing time.

SOLUTION: Electric charges are supplied by a precharging circuit 390 equipped with bit lines DLi and DLR to be charged up and feedback circuits 270 and 271 provided for them, and further a dummy bit line 283 and a feedback circuit 272 equivalent or similar to them. For the bit lines DLi and DLR to be charged up, the precharging circuit 290 which supports precharging at the beginning of read is provided and this precharging circuit is controlled with the output signal of the feedback circuit 272 on the dummy bit side. Consequently, the supply quantity of electric charges to the bit lines where the bit lines are precharged can be set to an arbitrary level, so electric charge supply loss such as the overprecharging of the bit lines DLi and DLR is minimized.



LEGAL STATUS

[Date of request for examination]

22.09.1998

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

3116921 [Patent number] 06.10.2000 [Date of registration]

[Number of appeal against examiner's decision of rejection

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号 特開2000-100186 (P2000-100186A)

(43)公開日 平成12年4月7日(2000.4.7)

(51)Int.Cl. 7

識別記号

FΙ

テーマコード (参考)

G11C 16/06

G11C 17/00

634 B 5B025

634 C

審査請求 有 請求項の数14 〇L (全12頁)

(21)出願番号

特願平10-267905

(71)出願人 000004237

(22)出願日

平成10年9月22日(1998.9.22)

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 上久保 雅規

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100082935

弁理士 京本 直樹 (外2名)

Fターム(参考) 5B025 AA03 AB01 AC01 AD03 AD05


AD06 AD07 AD10 AD11 AE05

(54) 【発明の名称】半導体記憶装置

(57)【要約】

【課題】プリチャージ時とセンス時とでのフィードバッ ク信号を変えることでデータの読み出しの高速化を図 る。

【解決手段】チャージアップすべきビット線DLiおよ びDLRとそれに備わるフィードバック回路270およ び271のほかに、これと等価もしくは類似のダミービ ット線283とフィードバック回路272を備えるプリ チャージ回路290で電荷の供給を行う。チャージアッ フすべきビット線DLiおよびDLRには、読み出し時 の初期にチャージアップを補助するプリチャージ回路 2 90を設け、このプリチャージ回路の制御をこのダミー ビット側のフィードバック回路272の出力信号により 行う。その結果、ビット線プリチャージ時のビット線へ の電荷供給量を任意のレベルに設定できるため、ビット 線DLiおよびDLRのオーバープリチャージなどの電 荷供給ロスを最小限に抑える。



【特許請求の範囲】

【請求項1】 センスアンプ活性化信号が活性化された 状態で、プリチャージ信号もさらに活性化されたときの プリチャージ時にはビット線電位を前記センシングに必 要な所望レベルまで上昇させた後メモリセルアレイから 所定のメモリセルを選択してオン電流を発生させ、その 電流の変化を帰還入力するフィードバック手段を備えた 電流電圧変換手段によって変換された出力電圧を、前記 電流電圧変換手段と同一構成からなるリファレンス電圧 発生手段の出力電圧と差動増幅手段で比較することによ 10 って、メモリセルのデータ記憶状態をプリチャージ信号 が非活性化されたときのセンシング期間で判定する電流 センス型のデータ読み出し手段を備えた半導体記憶装置 において、前記メモリセルアレイ1列分のメモリセルと 同一構成のダミーメモリセルとこのセルに電荷を供給す る伝達トランジスタを、このトランジスタの出力電位が 帰還入力されるダミーフィードバック手段により制御 し、かつ前記ダミーメモリセルに対する電荷供給を増加 または減少させるとともに前記伝達トランジスタの負荷 トランジスタから前記電荷供給の変化に応じた所定の電 20 圧を生成するダミー用電流電圧変換手段とを含み、この ダミー用電流電圧変換手段によって前記電流電圧変換手 段の前記電荷供給に要する時間を短縮制御する電荷供給 制御手段をさらに備えることを特徴とする半導体記憶装 置。

【請求項2】 前記プリチャージ動作期間において、前記電荷供給制御手段が前記電流電圧変換手段および前記リファレンス電圧発生手段にそれぞれ接続されるビット線の電位を少なくとも電源電位になるように充電するためのプリチャージバスを備える請求項1記載の半導体記 30 憶装置。

【請求項3】 前記ダミーフィードバック手段の出力信号を、前記電荷供給制御手段が前記電流電圧変換手段および前記リファレンス電圧発生手段にそれぞれ接続されるビット線の電位を少なくとも電源電位になるように充電するためのプリチャージバスのトランジスタの制御信号と前記ダミー用電流電圧変換手段の有する伝達トランジスタへの制御信号とに共用する請求項1記載の半導体記憶装置。

【請求項4】 前記センスアンブが非活性期間において、前記電荷供給制御手段が前記電流電圧変換手段および前記リファレンス電圧発生手段にそれぞれ接続されるビット線の電位を少なくともあらかじめ定める所定の低電位になるように放電するためのディスチャージバスを備える請求項1記載の半導体記憶装置。

【請求項5】 センスアンプ活性化信号が非活性時にこの信号に同期するディスチャージ制御信号によって前記メモリセルおよび前記リファレンスメモリセルそれぞれのピット線の電荷を放電させてブリチャージ開始時点での状態を一定に揃える請求項1記載の半導体記憶装置。

【請求項6】 前記ダミーフィードバック手段の判定電流は、前記メモリセルおよび前記リファレンスメモリセルそれぞれのビット線電位があらかじめ定める所定のレベルを超えない電位内で充電能力を上げるように、前記電流電圧変換手段および前記リファレンス電圧発生手段それぞれのもつ前記フィードバック手段の判定電流よりも高い値に設定される請求項1記載の半導体記憶装置。

【請求項7】 前記ダミー用電流電圧変換手段の前記ピット線の寄生成分は、前記電流電圧変換手段および前記リファレンス電圧発生手段にそれぞれ接続されるピット線の寄生成分より小さく設定される請求項1記載の半導体記憶装置。

【請求項8】 前記ダミーメモリセルの寄生成分は前記 メモリセルと同じ素子で形成される請求項1記載の半導 体記憶装置。

【請求項9】 前記電流電圧変換手段および前記リファレンス電圧発生手段にそれぞれ接続されるビット線の電位を少なくとも電源電位になるように充電するための前記プリチャージバスにオーバープリチャージを防止する負荷抵抗トランジスタを備える請求項2記載の半導体記憶装置。

【請求項10】 前記負荷抵抗トランジスタは、前記電流電圧変換手段および前記リファレンス電圧発生手段それぞれのピット線に電荷を供給する伝達トランジスタの負荷トランジスタと同じ特性を有する請求項9記載の半導体記憶装置。

【請求項11】 前記プリチャージ信号に応答して前記 プリチャージ期間のあらかじめ定める初期段階において のみ前記電流電圧変換手段のプリチャージ能力を一時的 に大きくするためのフィードバック信号を生成する請求 項1記載の半導体記憶装置。

【請求項12】 前記電荷供給制御手段は、前記メモリ セルアレイのメモリセル1列分と同一構成のダミーメモ リセルと、このダミーメモリセルのビット線に接続する 前記ダミー用電流電圧変換手段と、前記ダミーメモリセ ルと前記メモリセルと前記リファレンス用電流電圧変換 手段に接続するリファレンスメモリセルとにそれぞれ接 続されるビット線毎に1個ずつ配置されそれぞれのビッ ト線にドレインを接続しかつ接地電位にソースを接続す 40 るとともにディスチャージ制御信号がゲートに供給され るディスチャージパスのnチャネル型MOSトランジス 夕群と、前記ダミーフィードバック手段の出力端にゲー トを接続しかつ電源電位にドレインを接続するとともに 前記メモリセルおよび前記リファレンスメモリセルそれ ぞれのビット線毎に 1 個ずつ配置されかつそれぞれのビ ット線にソースを接続するプリチャージパスのnチャネ ル型MOSトランジスタ群とを備え、前記ダミー用電流 電圧変換手段は、電源電位および接地電位間に直列接続 状態で挿入され、かつ前記プリチャージ信号がゲートに 50 供給される第1のpチャネル型MOSトランジスタおよ

4

び第1のnチャネル型MOSトランジスタと前記ダミーメモリセルのピット線にゲートを接続し前記第1のnチャネル型MOSトランジスタと並列にドレインどうしおよびソースどうしを接続する第2のnチャネル型MOSトランジスタとからなり、この第2のnチャネル型MOSトランジスタのドレインを前記出力端とする前記ダミーフィードバック手段と、このダミーフィードバック手段の前記出力端にゲートを接続しかつ前記ダミーメモリセルのピット線にソースを接続する前記伝達トランジスタの第3のnチャネル型MOSトランジスタと、この第103のnチャネル型MOSトランジスタのドレインおよび電源電位間に挿入接続する前記負荷トランジスタの第4のnチャネル型MOSトランジスタとで構成される請求項1記載の半導体記憶装置。

【請求項13】 前記ダミーフィードバック手段の出力 端にゲートを接続しかつ電源電位にドレインを接続する とともに前記ダミーメモリセルのピット線にソースを接 続するダミーフィードバック手段用プリチャージバスの nチャネル型MOSトランジスタをさらに備える請求項 12記載の半導体記憶装置。

【請求項14】 オーバープリチャージを防止する負荷 抵抗トランジスタを、前記プリチャージバスのnチャネ ル型MOSトランジスタ群のドレインおよび電源電位間 に挿入接続する請求項12記載の半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体記憶装置に係わり、特にプリチャージ時にピット線電位を必要な所望レベルまで上昇させた後メモリセルアレイから所定のメモリセルを選択してオン電流を発生させ、その電流の変 30 化を帰還入力するフィードバック手段を備えた電流電圧変換手段によって、データの読み出しの高速化を改善した不揮発性の半導体記憶装置に関する。

[0002]

【従来の技術】従来の不揮発性の半導体記憶装置におけ るメモリセルデータの読み出しには、大きく分けて電流 センス型MOSト電圧センス型がある。メモリセルの導 通時のON電流量を検知するタイプの電流センス型の半 導体装置の一例を示した図6を参照すると、この半導体 装置は、メモリセルアレイ102と、このメモリセルア 40 レイのメモリセルが接続されたビット線を選択するカラ ムセレクタ103と、このカラムセレクタ103で選択 された所望のビット線にソースを接続する伝達トランジ スタのnチャネル型MOSトランジスタ203と、この nチャネル型MOSトランジスタ203のドレインおよ び電源電位間に挿入接続する負荷トランジスタのnチャ ネル型MOSトランジスタ202と電源電位および接地 電位間に直列接続状態で挿入され、かつプリチャージ信 号SAEがゲートに供給されるpチャネル型MOSトラ ンジスタ204および nチャネル型MOSトランジスタ 50

206とメモリセルのビット線DLiにゲートを接続しれますネル型MOSトランジスタ206と並列にドレインどうしおよびソースどうしを接続するれますネル型MOSトランジスタ205とからなり、直列接続の接続点下Biを出力端としてれまするがミー用フィードバック回路270を含む電流電圧変換回路280と、リファレンスアレイ106と、このリファレンスアレイ106のリファレンスメモリセルが接続されたビット線をスイチトランジスタを介して接続されるリファレンス用の電流電圧変換回路281と、電流電圧変換回路281の出力電圧VREFと比較する電圧比較型の差動増幅回路201とから構成される。なお、リファレンス用の電流電圧変換回路281の構成は電流電圧変換回路280の構成と同一である。

【0003】この電流センス型センスアンプでのデータ 読み出しの際、センスアンプ動作は時系列分類すると大 きくプリチャージ期間およびセンシング期間に分けて考 えることができる。前半のプリチャージ段階では、ビッ 20 ト線DLiおよびDLRを一般的には電源電圧より低い 所定の電位まで上昇させるために、ビット線DLiおよ びDLRに電荷が供給される。

【0004】プリチャージによってピット線電位が一定になったあと、メモリセルMCを選択してメモリセルMCにON電流を発生させ、それによるピット線電流の変化をフィードバック部270および271と、それによって制御される伝達トランジスタ203および213と、この伝達トランジスタ203および213と、この伝達トランジスタ203および213を、ごのメモリセル電流値に対応した電圧が生成される。【0005】このときのフィードバック部270および271の役割は、前半のプリチャージ期間および後半のセンシング期間では異なっており、これは高速化を図る際にその差が顕著に現れる。

【0006】つまり、前半のプリチャージ期間では、ビット線DLiおよびDLRの寄生容量を充電するために必要な電荷を如何に速く供給できるかが重要なポイントレカス

【0007】このプリチャーシ期間の制御をフィードバック回路270および271で行う際に、この電荷供給を速く行うためには瞬間的に大量の電荷を供給できるようなフィードバック信号FBiおよびFBRを生成しなければならない。

【0008】しかし、フィードバック回路270および271でクランプするビット線DLiおよびDLRの電位は電源電圧より十分低い電位にあるため、あまり電荷供給能力を大きくしすぎると過充電(オーバープリチャージ)ししやすい。

【0009】一度オーバーブリチャージしてしまうと、 読み出し動作時に、そのオーバーブリチャージされた電 10

荷を所望のレベルまで十分に放電するための放電経路がないため、かえって読み出し動作が遅くなってしまうことになる。また、読み出し動作全体の中でプリチャージ時のフィードバック回路270および271の入力電圧の振幅は相対的にかなり大きくなる。

【0010】これに対して、後半のセンシング期間では、メモリセルによって生じるフィードバック回路270および271の入力(つまりピット線電位)に生じる変化に対してフィードバック出力は、安定なセンシング動作をさせるためにはあまり変化しないことが望ましい。

【0011】本来ならばフィードバック回路270および271による増幅率の大きい方が電流電圧変換回路280および281の増幅率を上げることになるのであるが、このフィードバック回路270および271の増幅率に頼るとセンス時にフィードバック回路動作がノイズ源として作用してしまうことによる悪影響の方が大きいといえる。

【0012】これらのことから、プリチャージ時における電荷供給のためのフィードバック信号FBiおよびF 20 BRのあるべき姿は、プリチャージ期間の前半は電荷供給能力を若干高めにしつつ、プリチャージの後半にはオーバープリチャージを避けうるように、その電荷供給能力を適切に抑え気味にする必要がある。

【0013】これに対し、センシング時には、ビット線電位の変化にあまり影響されないように出力することが望ましい。

【0014】この時フィードバック部270および271の特性は、これら増幅率を上げることとオーバーブリチャージを避けることとの中間を満足するように設定さ30れる。

【0015】この一連の動作を上述した中間を満足するように最適化するには、フィードバック回路270および271の特性を、各ステージごとに最適に変化するように設定するのが望ましい。

【0016】また、他の従来の半導体記憶装置の他の例が特開平3-207096号公報に記載されている。同公報記載の半導体記憶装置は、本発明の対象とする部分は基本的には上述した半導体記憶装置と同じであり、相違点は、2つのフィードバック回路の負荷トランジスタに供給する電源を、新たに付加した1つのトランジスタを介して共通に供給するようにし、電源供給の差をなくし、差動増幅回路制御誤差を低減していることであるが、この相違点は本発明の趣旨に直接関わらないので、ここでは本発明の対象部分のみを先述した従来例と共通的に扱うものとする。

[0017]

【発明が解決しようとする課題】上述したように、従来の半導体記憶装置でのデータ読み出し時のセンスアンプのプリチャージ期間およびセンシング期間の動作におい 50

て、前半のプリチャージ期間では、ビット線の寄生容量を充電するために必要な電荷制御を、フィードバック回路で高速に行うために瞬間的に大量の電荷供給ができるようなフィードバック信号を生成しなければならない。【0018】このとき、ビット線の電位は、フィードバック回路の電荷供給能力を大きくしすぎるとオーバーブリチャージしてしやすく、オーバーブリチャージしてしまうと、読み出し動作時に、所望のレベルまで十分に放電するための放電経路がないため読み出し動作が遅くなるという問題がある。

【0019】これに対して、後半のセンシング期間では、メモリセルによって生じるビット線電位の変化に対してフィードバック出力はあまり変化しないことが望ましく、フィードバック回路による電流電圧変換回路の増幅率を上げ過ぎると、センス時にフィードバック回路動作がノイズ源となってしまう、という問題がある。

【0020】本発明の目的は、上述した従来の欠点に鑑みなされたものであり、プリチャージ期間およびセンシング期間でのフィードバック信号を変えることにより、ビット線プリチャージ時のビット線への電荷供給量を任意のレベルに設定し、ビット線のオーバープリチャージなどの電荷供給ロスを最小限に抑えデータの読み出しの高速化を図ることにある。

[0021]

【課題を解決するための手段】本発明の半導体記憶装置 の特徴は、センスアンプ活性化信号が活性化された状態 で、プリチャージ信号もさらに活性化されたときのプリ チャージ時にはヒット線電位を前記センシングに必要な 所望レベルまで上昇させた後メモリセルアレイから所定 のメモリセルを選択してオン電流を発生させ、その電流 の変化を帰還入力するフィードバック手段を備えた電流 電圧変換手段によって変換された出力電圧を、前記電流 電圧変換手段と同一構成からなるリファレンス電圧発生 手段の出力電圧と差動増幅手段で比較することによっ て、メモリセルのデータ記憶状態をプリチャージ信号が 非活性化されたときのセンシング期間で判定する電流セ ンス型のデータ読み出し手段を備えた半導体記憶装置に おいて、前記メモリセルアレイ1列分のメモリセルと同 一構成のダミーメモリセルとこのセルに電荷を供給する 伝達トランジスタを、このトランジスタの出力電位が帰 還入力されるダミーフィードバック手段により制御し、 かつ前記ダミーメモリセルに対する電荷供給を増加また は減少させるとともに前記伝達トランジスタの負荷トラ ンジスタから前記電荷供給の変化に応じた所定の電圧を 生成するダミー用電流電圧変換手段とを含み、このダミ 一用電流電圧変換手段によって前記電流電圧変換手段の 前記電荷供給に要する時間を短縮制御する電荷供給制御 手段をさらに備えることにある。

【0022】また、前記プリチャージ動作期間において、前記電荷供給制御手段が前記電流電圧変換手段およ

び前記リファレンス電圧発生手段にそれぞれ接続される ビット線の電位を少なくとも電源電位になるように充電 するためのプリチャージパスを備えることができる。

【0023】さらに、前記ダミーフィードバック手段の出力信号を、前記電荷供給制御手段が前記電流電圧変換手段および前記リファレンス電圧発生手段にそれぞれ接続されるビット線の電位を少なくとも電源電位になるように充電するためのプリチャージパスのトランジスタの制御信号と前記ダミー用電流電圧変換手段の有する伝達トランジスタへの制御信号とに共用することもできる。【0024】さらにまた、前記センスアンプが非活性期間において、前記電荷供給制御手段が前記電流電圧変換手段および前記リファレンス電圧発生手段にそれぞれ接続されるビット線の電位を少なくともあらかじめ定める

【0025】また、センスアンプ活性化信号が非活性時にこの信号に同期するディスチャージ制御信号によって前記メモリセルおよび前記リファレンスメモリセルそれぞれのピット線の電荷を放電させてプリチャージ開始時 20点での状態を一定に揃えることもできる。

所定の低電位になるように放電するためのディスチャー

ジバスを備えることもできる。

【0026】さらに、前記ダミーフィードバック手段の 判定電流は、前記メモリセルおよび前記リファレンスメ モリセルそれぞれのビット線電位があらかじめ定める所 定のレベルを超えない電位内で充電能力を上げるよう に、前記電流電圧変換手段および前記リファレンス電圧 発生手段それぞれのもつ前記フィードバック手段の判定 電流よりも高い値に設定してもよい。

【0027】さらにまた、前記ダミー用電流電圧変換手段の前記ピット線の寄生成分は、前記電流電圧変換手段 30 および前記リファレンス電圧発生手段にそれぞれ接続されるピット線の寄生成分より小さく設定してもよい。

【0028】また、前記ダミーメモリセルの寄生成分は前記メモリセルと同じ索子で形成してもよい。

【0029】さらに、前記電流電圧変換手段および前記 リファレンス電圧発生手段にそれぞれ接続されるピット 線の電位を少なくとも電源電位になるように充電するた めの前記プリチャージパスにオーバープリチャージを防 止する負荷抵抗トランジスタを備えることもできる。

【0030】さらにまた、前記負荷抵抗トランジスタは、前記電流電圧変換手段および前記リファレンス電圧発生手段それぞれのピット線に電荷を供給する伝達トランジスタの負荷トランジスタと同じ特性を有することもできる。

【0031】また、前記プリチャージ信号に応答して前記プリチャージ期間のあらかじめ定める初期段階においてのみ前記電流電圧変換手段のプリチャージ能力を一時的に大きくするためのフィードバック信号を生成することもできる。

【0032】さらに、前記電荷供給制御手段は、前記メ 50

モリセルアレイのメモリセル1列分と同一構成のダミー メモリセルと、このダミーメモリセルのピット線に接続 する前記ダミー用電流電圧変換手段と、前記ダミーメモ リセルと前記メモリセルと前記リファレンス用電流電圧 変換手段に接続するリファレンスメモリセルとにそれぞ れ接続されるビット線毎に1個ずつ配置されそれぞれの ビット線にドレインを接続しかつ接地電位にソースを接 続するとともにディスチャージ制御信号がゲートに供給 されるディスチャージパスのnチャネル型MOSトラン 10 ジスタ群と、前記ダミーフィードバック手段の出力端に ゲートを接続しかつ電源電位にドレインを接続するとと もに前記メモリセルおよび前記リファレンスメモリセル それぞれのビット線毎に 1 個ずつ配置されかつそれぞれ のビット線にソースを接続するプリチャージパスのnチ ャネル型MOSトランジスタ群とを備え、前記ダミー用 電流電圧変換手段は、電源電位および接地電位間に直列 接続状態で挿入され、かつ前記プリチャージ信号がゲー トに供給される第1のpチャネル型MOSトランジスタ および第1のnチャネル型MOSトランジスタと前記ダ ミーメモリセルのピット線にゲートを接続し前記第1の nチャネル型MOSトランジスタと並列にドレインどう しおよびソースどうしを接続する第2のnチャネル型M OSトランジスタとからなり、この第2のnチャネル型 MOSトランジスタのドレインを前記出力端とする前記 ダミーフィードバック手段と、このダミーフィードバッ ク手段の前記出力端にゲートを接続しかつ前記ダミーメ モリセルのビット線にソースを接続する前記伝達トラン ジスタの第3のnチャネル型MOSトランジスタと、こ の第3のnチャネル型MOSトランジスタのドレインお よび電源電位間に挿入接続する前記負荷トランジスタの 第4のnチャネル型MOSトランジスタとで構成するこ とができる。

【0033】さらにまた、前記ダミーフィードバック手段の出力端にゲートを接続しかつ電源電位にドレインを接続するとともに前記ダミーメモリセルのピット線にソースを接続するダミーフィードバック手段用プリチャージパスのnチャネル型MOSトランジスタをさらに備えることもできる。

【0034】また、オーバープリチャージを防止する負荷抵抗トランジスタを、前記プリチャージパスのnチャネル型MOSトランジスタ群のドレインおよび電源電位間に挿入接続することもできる。

[0035]

【発明の実施の形態】まず本発明の概要を述べると、本来チャージアップすべきビット線とそれに備わるフィードバック回路のほかに、これと等価もしくは類似のダミービットセルとダミーフィードバック回路を備えるプリチャージ回路(電荷供給制御手段)で電荷の供給をおこなう。

0 【0036】チャージアップすべきビット線には、読み

出し時の初期にチャージアップを補助するプリチャージ 回路を設け、このプリチャージ回路の制御をこのダミー ビット側のダミーフィードバック回路の出力信号により 行うものである。これによりビット線プリチャージ時の ビット線への電荷供給量を任意のレベルに設定できるた め、ビット線のオーバープリチャージなどの電荷供給ロ スを最小限に抑えることができる。

【0037】次に、本発明の実施の形態を図面を参照し ながら説明する。図1は本発明の第1の実施の形態を示 す半導体記憶装置の構成図である。図1を参照すると、 外部から与えられるアドレス信号を基にメモリセルMC 00、・・・・、MCmnのロウアドレスをワード線WL 0、····、WLmを介して出力するロウデコーダ101 と、メモリセルMCOO、・・・・、MCmnのカラムアド レスをピット線BL0、・・・、BLnを介して入力し、 所望のビット線を選択しビット線DLiを介して出力す るカラムスイッチ103と、このカラムスイッチ103 の出力データのビット線DLiプリチャージするプリチ ャージ回路107と、センスアンプに用いるリファレン 給するリファレンスセルアレイ106と、電流センス型 のセンスアンプ105と、センスアンプ105の出力デ ータを、データ出力線DOUTiを介して入力しデータ 出力線DQiを介して出力端子へ出力する入出力バッフ ア105とで構成される。

【0038】センスアンプ104の構成を示した図2を 参照すると、前述した図6に示した従来例のセンスアン プとの相違点は、図6に示した構成にさらに電荷供給制 御手段290を新たに備えたことである。従って、ここ では電荷供給制御手段290の構成のみを詳述し、従来 30 の構成部分の記載は概要のみとする。

【0039】なお、以下の構成の説明は、特に断りのな い限りメモリセルとリファレンスセルの両方に適用され る。

【0040】再び図2を参照すると、センスアンプ活性 化信号SAEが活性化された状態で、プリチャージ信号 SAPCもさらに活性化されたときのプリチャージ時に はピット線DLi電位をセンシングに必要な所望レベル まで上昇させた後メモリセルアレイ102から所定のメ モリセルを選択してON電流を発生させ、その電流の変 40 化を帰還入力するフィードバック回路270を備えた電 流電圧変換回路270によって変換された出力電圧VD iを、電流電圧変換回路270と同一構成からなるリフ アレンス用電圧発生手段281 (以下、電流電圧変換回 路281と称す)の出力電圧VREFと差動増幅部20 1で比較することによって、メモリセルのデータ記憶状 態をプリチャージ信号SAPCが非活性化されたときの センシング期間で判定する電流センス型のデータ読み出 し手段を備えた従来の半導体記憶装置に適用する。

【0041】電荷供給制御手段(以下、ダミープリチャ 50 電専用トランジスタとしてnチャネル型MOSトランジ

ージ回路と称す) 290は、メモリセルアレイ(以下、 メモリアレイと称す) 102のメモリセル1列分と同一 構成のダミーメモリセル283と、このダミーメモリセ ル283のピット線DLDに接続するダミー用電流電圧 変換回路282と、ダミーメモリセル283とメモリセ ルと電流電圧変換回路281に接続するリファレンスメ モリセルアレイ (以下、リファレンスアレイと称す) 1 06のリファレンスメモリセル(以下、リファレンスセ ルと称す)とにそれぞれ接続されるビット線DLD、D 10 Li、DLR毎に1個ずつ配置されそれぞれのビット線 DLD、DLi、DLRにドレインを接続しかつ接地電 位にソースを接続するとともにディスチャージ制御信号 SAPCがゲートに供給されるディスチャージバス (以 下、放電専用パスと称す)としてのnチャネル型MOS トランジスタ251,221,231群と、ダミーフィ ードバック回路272の出力端FBDにゲートを接続し かつ電源電位にドレインを接続するとともにメモリセル およびリファレンスセルそれぞれのピット線DLi、D LR毎に1個ずつ配置されかつそれぞれのビット線にソ ス電圧生成のためにリファレンスメモリセルの電荷を供 20 一スを接続するプリチャージバス(以下、充電専用パス と称す) の n チャネル型 M O S トランジスタ 2 6 0、2 61群とを備え、ダミー用電流電圧変換回路282は、 電源電位および接地電位間に直列接続状態で挿入され、 かつプリチャージ信号SAPCがゲートに供給されるp チャネル型MOSトランジスタ244およびnチャネル 型MOSトランジスタ246とダミーメモリセル283 のピット線DLDにゲートを接続しnチャネル型MOS トランジスタ246と並列にドレインどうしおよびソー スどうしを接続するnチャネル型MOSトランジスタ2 45とからなり、このnチャネル型MOSトランジスタ 245のドレインを出力端FBDとするダミーフィード バック回路272と、このダミーフィードバック回路2 72の出力端FBDにゲートを接続しかつダミーメモリ セル283のピット線DLDにソースを接続する伝達ト ランジスタのnチャネル型MOSトランジスタ243 と、このnチャネル型MOSトランジスタ243のドレ インおよび電源電位間に挿入接続する負荷トランジスタ のnチャネル型MOSトランジスタ242とで構成され る。

> 【0042】本発明では、この構成に新規にビット線D Liの充電専用パスとしての充電専用トランジスタ26 0および261を設け、その制御をダミープリチャージ 回路290の出力FBDによって行うことが新規な点で ある。

> 【0043】なお、図中に点線で接続を示したように、 ダミーフィードバック回路272の出力端FBDにゲー トを接続しかつ電源電位にドレインを接続するとともに ダミーメモリセル283のピット線DLDにソースを接 続するダミーフィードバック回路用の充電専用バスの充

手段の回路動作を説明する。

【0061】図3を参照すると、外部入力信号(チップ イネーブル) CEなどのメモリセルの読み出しのきっか けから、ATD (Address Transitio nDetector) などのタイミング発生回路(図示 せず) によってセンスアンプ活性化信号SAEおよびプ リチャージ信号SAPCのそれぞれのパルス波が生成さ れ供給される。

【0062】上述したタイミング発生回路ATDなどに よってセンスアンプ活性化信号SAEおよびプリチャー 10 ジ信号SAPCがともに活性化(論理レベルのロウレベ ル) された後、プリチャージ信号SAPCはセンスアン プ活性化信号SAEよりも早い時期に非活性化状態(論 理レベルのハイレベル) に戻される。

【0063】このとき、ビット線DLiおよびDLRは プリチャージ信号SAPCの活性化状態よりも多少の遅 延をもってプリチャージ期間の状態となり、このプリチ ャージ期間以降センスアンプ活性化信号SAEが非活性 になるまで差動増幅部201が判定をおこなうためのセ ンシング期間の状態となる。

【0064】メモリセルのワード線WLi(図3ではW L) は、タイミング発生回路ATD動作と同期もしくは 非同期に立ち上げられる。このときのワード線WLiの 到達レベルは電源電圧に応じて電源電圧(プリチャージ 時) もしくはそれ以上(センシング時)に昇圧されたレ ベルまで引き上げられる。

【0065】プリチャージ時には、ピット線DLiのレ ベルをセンシングに必要とされる所望のレベルまで短い 時間で充電することが読み出し等のセンスアンプ動作の 高速化につながる。そのため本発明では、このプリチャ 30 ージ動作の最適化によってプリチャージ時間の最適化を

【0066】通常、ビット線DLiもしくはDLRに電 荷を供給する際に、その制御信号FBiもしくはFBR を発生するフィードバック回路270および271は、 センシング時のビット線を所望の電位にクランプできる ことを優先して設定される。

【0067】このとき、プリチャージ期間の初期段階で はヒット線DLiおよびDLRのプリチャージ能力は不 足しやすい。そこで、プリチャージ段階においてのみブ 40 リチャージ能力を一時的に大きくするようなダミーフィ ードバック信号FBDを生成し、これを利用してビット 線BLiおよびBLRのプリチャージ時間を短縮させて やればよい。

【0068】図4を参照すると、ビット線レベルを入力 として動作するフィードバック回路270および271 の入出力特性402、およびダミーフィードバック回路 272の入出力特性403が図示されている。また、伝 達トランジスタ203および213の入出力特性401 とフィードバック回路入出力特性402およびダミーフ 50 1の電位は、(電源電位VCC) - (負荷トランジスタ

ィードバック回路403との交点が、無限時間後にビッ ト線DLおよびフィードバック回路出力FBの収束する レベルを示す。

【0069】本発明では、プリチャージ段階ではフィー ドバック回路の出力はプリチャージのドライビングフォ ースが強い曲線403が曲線402よりも系を支配し、 時間経過に伴うビット線プリチャージレベルDLおよび フィードバック出力FBおよびFBDは図3に示すよう な変化をする。

【0070】つまり、図3および図4を併せて参照する と、例えばワード線WLにより選択されるセルがあらか じめ電子注入されて非導通状態のセルがデータ"1"を 出力する場合(ビット線DLの電位は $(1V+\alpha)$)、 プリチャージ初期のプリチャージ信号SAPCが活性化 された状態では、ダミーフィードバック信号FBDがハ イレベルとなり充電専用パスの充電専用トランジスタ 2 60,261が導通してセルのドレインが接続されるビ ット線DLを電源電位に急速に充電する。すなわち、充 電専用バスにより充電能力が大きくなる。

20 【0071】この充電によりフィードバック回路27 0,271のトランジスタ205,215が導通してF Bがロウレベルとなる。このロウレベルによって伝達ト ランジスタ203,213がそれぞれ非導通となり、そ れぞれの出力VDiおよびVREFは負荷トランジスタ 202,212から電源電位よりもしきい値分低い電圧 が出力として得られる。ここで、VDi ((-)入力 端)) < VREF((+)入力端)となるように設定さ れている。これら2つの電圧を差動増幅部201で比較 しデータ"1"として出力する。

【0072】なお、前述したダミーフィードバック回路 用の充電専用パスとしてのnチャネル型MOSトランジ スタ253をさらに備える場合は、上述の動作に準じ、 充電専用バスの充電によりダミーフィードバック回路 2 72のトランジスタ245が導通してFBDがロウレベ ルとなる。このロウレベルによって伝達トランジスタ2 43がそれぞれ非導通となる。

【0073】一方、セルがあらかじめ電子注入されてお らずデータ"0"を出力する場合、プリチャージ信号S APCが活性化された状態では、ダミーフィードバック 信号FBDがハイレベルとなり充電専用バスのトランジ スタ260,261が導通してセルのドレインが接続さ れるビット線DLを電源電位に充電しようとするが、セ ルが導通しているのでヒット線DLの電位は(1V- α) で論理レベルのロウレベルのままであり、このロウ レベルによりフィードバック回路270,271のトラ ンジスタ205,215が非導通となり、FBがハイレ ベルとなる。

【0074】このハイレベルによって伝達トランジスタ 203,213がそれぞれ導通し、それぞれの出力 VD 202の抵抗値)×(負荷トランジスタを流れる電流)となりロウレベルが出力として得られ、VREFも同様にロウレベルが得られる(但し、負荷トランジスタ212の抵抗値、負荷トランジスタを流れる電流は変えてある)。ここで、VDi((一)入力端))>VREF((+)入力端)となるように設定されている。これら2つの電圧を差動増幅部201で比較しデータ"0"として出力する。

【0075】つまり、データ"1"を出力する場合、プリチャージ時、DL終端レベルに向かってプリチャージ 10 される (図3の波形DLにおける斜線部分)が、ある程度ピット線のプリチャージが終了しプリチャージ信号SAPCが非活性状態に戻ると、FBDもロウレベルになり、充電専用パスのトランジスタ260,261も非導通となり、本来目標とするセンシング時DLレベルに向かってピット線DLのレベルが変化する。

【0076】このように、ダミーフィードバック回路特性の最適化とプリチャージ信号の最適化により高速化を実現することが出来る。

【0077】本発明におけるプリチャージ動作では、も 20 しダミーピット線DLDの寄生成分(抵抗・容量)がメモリセルアレイ102やリファレンスセルアレイ106 のそれと等しければ、オーバープリチャージに至りやすく特性劣化をきたす可能性がある。

【0078】これを防止するため、ダミービット線DLDにつく寄生成分(抵抗・容量)をビット線BLiやBLRに付く寄生成分よりも小さくしてやればよい。これにより、オーバープリチャージ特性を抑制することが出来る。

【0079】また、初期状態を一定にするため、センス 30 アンプ非活性状態時にピット線DL, DLDの電荷をすべてディスチャージすることが有効である。このため、ATDによって制御されるセンスアンプ活性化信号SAPCが非活性状態を示す間、これに同期するディスチャージ信号DISによってピット線を放電してやると、プリチャージ開始時点での状態を揃えることができる。この放電は、放電専用トランジスタ221および231によって行われる。

【0080】以上のように、本発明ではセンスアンプに 用いるフィードバック回路を2つのステージ、つまり、 プリチャージとセンシングのそれぞれに最適な動作をさ せることによりいずれのステージもお互いに独立に高速 化のためのパラメータフィッティングを行うことができ る。よって読み出し全体の高速化を図ることができる。

【0081】本発明の他の実施の形態を示した図5を参照すると、図2に示した第1の実施の形態の構成との相違点は、充電専用パスのトランジスタ260,261に負荷トランジスタ262,263が付加されていることである。それ以外の構成要素は同一であるからここでの構成の説明は省略する。

【0082】すなわち、ビット線DLのプリチャージを充電専用バスのトランジスタ260および261を用いて行う際に、電源電圧が高い場合、電荷の充電が急激におこなわれ、これがノイズ源となって他の回路の誤動作を誘因する可能性がある。

【0083】このような電源電圧の場合には、電荷の供給の速度(電流を時間で微分した値)の極大値を抑えるように充電専用バスのトランジスタ260および261のソースもしくはドレイン側に負荷抵抗トランジスタ262および263を挿入するとよい。

【0084】この負荷抵抗トランジスタ262および263の電荷供給能力もしくはそのトランジスタサイズは、電流電圧変換回路280,281の負荷抵抗202および212のそれらと同一にするのが最もよい。

[0085]

【発明の効果】以上説明したように、本発明の半導体記 憶装置は、メモリセルアレイ1列分のメモリセルと同一 構成のダミーメモリセルとこのセルに電荷を供給する伝 達トランジスタを、このトランジスタの出力電位が帰還 入力されるダミーフィードバック手段により制御し、か つダミーメモリセルに対する電荷供給を増加または減少 させるとともに伝達トランジスタの負荷トランジスタか ら電荷供給の変化に応じた所定の電圧を生成するダミー 用電流電圧変換手段とを含み、このダミー用電流電圧変 換手段によって電流電圧変換手段の電荷供給に要する時 間を短縮制御する電荷供給制御手段をさらに備えるの で、センスアンプに用いるフィードバック回路を2つの ステージ、つまり、プリチャージとセンシングのそれぞ れに最適な動作をさせることが出来、いずれのステージ もお互いに独立に高速化のためのパラメータフィッティ ングを行うことができる。

【0086】よって読み出し全体の高速化を図ることができる。

[0087]

【図面の簡単な説明】

【図1】本発明の第1の実施の形態を示す半導体記憶装置全体の構成図である。

【図2】第1の実施の形態を示すセンスアンプの構成図である。

40 【図3】入力信号および内部の動作波形を示した図であ

【図4】動作点説明用の波形を示した図である。

【図5】第2の実施の形態を示すセンスアンプの構成図である。

【図6】従来の半導体集積回路のセンスアンプの一例を 示す構成図である。

【符号の説明】

101 ロウデコーダ

102 メモリセルアレイ

50 103 カラムスイッチ

17

	17
104	センスアンプ
105	入出力バッファ
106	リファレンスセルアレイ
107	プリチャージ回路
201	差動增幅部
202,	212,262,263 負荷トランジスタ
203,	213,243 伝達トランジスタ
221,	231,251 放電専用トランジスタ
260,	261,253 充電専用トランジスタ
070	971 フィートパック同僚

270,271 フィードバック回路

272 ダミーフィードバック回路280 電流電圧変換回路

282 ダミー用電流電圧変換回路

【図1】

283 ダミーメモリセル

290 ダミープリチャージ回路

ATD タイミング発生回路

BLO, BL1, ·····, BLm, DLi, DLR

ピット線

DLD ダミーピット線

MC00, MC01, ·····, MCmn メモリセル

SAE センスアンプ活性化信号

SAPC プリチャージ信号

10 VREF 基準電位

VDi 出力電圧


WLO, WL1, ·····, WLm ワード線

【図3】


B1 メモリセルアレイ MCOO MCO1 WLO MC10 MCII KC1n ロウデコーダ WL 1 ~102 MCmC WLmBLO BL1 BLn 107 カラムスイッチ **~**103 プリチャージ回路 LDLi リファレンス セルアレイ センスアンプ -104 106 LDOUTI ~105 入出力パッファ DQi

外部入力CE SAE SAPC WL FB FBD


[図2]



【図4】



【図5】



[図6]

